PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-223565

(43)Date of publication of application: 09.08.2002

(51)Int.CI.

H 0 2 M H 0 2 M 3/335

(21)Application number: 2001-016019

(71)Applicant: NISSIN ELECTRIC CO LTD

(22)Date of filing:

24.01.2001

(72)Inventor: KURIO NOBUHIRO


NAKAGAKI HITOSHI

(54) DC-TO-DC CONVERTER

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a DC-to-DC converter which enables reduction in switching losses and use of low breakdown voltage MOSFETs of low onresistance.

SOLUTION: In a DC-to-DC converter, having rectifying circuit portions 21, 22 fitted through transformers Tr1-Tr2 on the output sides of conversion circuit portions 11, 12 for converting the source voltage of a DC power source E into Acs, two groups of conversion circuit portions 11, 12 composed by connecting two pairs of switching elements Q1-Q4, Q5-Q8 by full bridge formation are provided for the DC power source E, and series capacitors C1, C2 are inserted and connected between those converting portions 11, 12 and the transformers Tr1, Tr2. Along with shifting the switching phases of switching elements Q4, Q8 on one side by 1/3n period, with respect to switching elements Q1, Q5 on the other side, from among switching elements which form pairs in each connecting circuit 11, 12, the



switching phases of the switching elements Q1, Q5 which correspond between individual converting circuits 11, 12 are shifted by 1/2n period.

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開2002-223565A) (43)公開日 平成14年8月9日(2002.8.9)

F I デーマコート*(参考)


(51)Int. Cl. 7		識別記号			F Ι			テーマコード(参考)		
H 0 2 M	3/28				H 0 2 M	3/28	H	5H730		
							T			
							W			
	3/335					3/335	E			
	審査請求	有	請求項の数4	OL			(全8頁)			
(21)出願番号	特願	2001-1	6019(P2001-16019)		(71)出願人	000003	942			
						日新電	機株式会社			
(22)出願日	平成	13年1	月24日(2001.1.24)			京都府京都市右京区梅津高畝町47番地				
					(72)発明者	栗尾	信広			
						京都府	京都市右京区	梅津高畝町47番均	也 日	
							株式会社内			
					(72)発明者					
								梅津高畝町47番均	世 日	
					(m A) (l) = m . 1		株式会社内 504			
					(74)代理人			(HO&)		
					E5 1/4		江原 省吾		7	
					ドグーム(多	所(元		6 ASO1 BB26 BB2 2 DD04 DD16 EE0		
								2 DD04 DD10 EE0 O EE75 FG05	T	
							BBOO BB1	- IDIO FUUU		

(54) 【発明の名称】 DC-DCコンバータ

(57)【要約】

【課題】 スイッチング損失の低減化を図り、オン抵抗が低い低耐圧のMOS-FETの使用を可能とするDC-DCコンバータを提供することにある。

【解決手段】 直流電源Eの電源電圧を交流に変換する変換回路部11,12の出力側にトランス Tr_1 , Tr_2 を介して整流回路部21,22を設けたDC-DCコンパータにおいて、二対のスイッチング素子 $Q_1 \sim Q_4$, $Q_5 \sim Q_8$ をフルブリッジ構成で接続した変換回路部11,12を直流電源Eに対して二群設け、それら各変換回路部11,12とトランス Tr_1 , Tr_2 との間に直列コンデンサ C_1 , C_2 を挿入接続し、各変換回路部11,12で対をなすスイッチング素子 Q_5 のスイッチング素子 Q_4 , Q_5 のスイッチング位相を1/3 n周期ずらすと共に、各変換回路部11,12間で対応するスイッチング素子 Q_1 , Q_5 のスイッチング位相を1/2 n周期ずらす。



【特許請求の範囲】

【請求項1】 直流電源の電源電圧を交流に変換する変 換回路部の出力側にトランスを介して整流回路部を設け **たDC-DCコンバータにおいて、**

二対のスイッチング素子をフルブリッジ構成で接続した 変換回路部を前記直流電源に対してn群設け、それら各 変換回路部とトランスとの間に直列コンデンサを挿入接 続し、各変換回路部で対をなすスイッチング素子のう ち、一方のスイッチング素子に対して他方のスイッチン グ索子のスイッチング位相を1/3 n周期ずらすと共 に、前記各変換回路部間で対応するスイッチング素子の スイッチング位相を1/2 n周期ずらすことを特徴とす るDC-DCコンバータ。

【請求項2】 前記スイッチング素子をMOS-FET とし、n群の変換回路部を直流電源に対して直列に接続 したことを特徴とする請求項1に記載のDC-DCコン バータ。

【請求項3】 前記各変換回路部で対をなすスイッチン グ索子のうち、一方のスイッチング素子をコンデンサに 置き換えることにより各変換回路部をハーフブリッジ構 20 成としたことを特徴とする請求項1又は2に記載のDC -DCコンバータ。

【請求項4】 前記n群の変換回路部を直流電源に対し て並列に接続したことを特徴とする請求項1又は3に記 載のDC-DCコンバータ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はDC-DCコンバー 夕に関し、詳しくは、直流電源回路に使用され、直流電 源の電源電圧を、異なった直流電圧に変換するDC-D 30 Cコンバータに関する。

[0002]

【従来の技術】例えば、直流電源回路に使用されるDC -DCコンバータの一例を図7に示し、そのDC-DC コンバータの各スイッチング素子Q1~Q4をオンオフさ せるゲート信号Gのタイミングチャートを図8に示す。 【0003】図7に示すDC-DCコンバータは、二対 のスイッチング素子 Q_1 , Q_4 と Q_2 , Q_3 (MOS-FE T)をフルブリッジ構成で直流電源Eに接続した変換回 路部1と、その変換回路部1の出力側に接続されたトラ 40 波数の高周波化は好適な手段とはならない。 ンスTァと、そのトランスTァの二次側出力に接続さ れ、二対のダイオード D_1 , D_4 と D_2 , D_3 からなる整流 回路2と、その整流回路2の出力側に接続されたLC平 滑回路3とで構成されている。

【0004】このDC-DCコンパータでは、図8のタ イミングチャートで示すように変換回路部1のスイッチ ング索子Q1、Q4とQ2、Q2を交互にオンオフさせて交 流波形出力を得る。この変換回路部1の交流波形出力を トランスTァにより変成し、そのトランスTァの二次側

により平滑することにより、所望の直流電圧を生成す る。

[0005]

【発明が解決しようとする課題】ところで、前述したD C-DCコンバータのトランス入力側から負荷側を見る と、一般的に誘導性負荷 (遅れ負荷) に見え、その場 合、スイッチング素子Q1~Q4の電圧、つまり、ドレイ ンーソース間電圧Vas及びドレイン電流Iaは図9に示 すような波形となる。図10(a)は図9に示すスイッ 10 チング素子Q1~Q4のドレイン-ソース間電圧 VdB及び ドレイン電流 Iaの各波形を模式的に表したものであ り、同図(b)はターンオン時のスイッチング損失P₁ とターンオフ時のスイッチング損失Pg、および導通損 失P₂を示す。

【0006】スイッチング素子Q₁~Q₄ (MOS−FE T) における損失には、図10(b) に示すようにスイ ッチング損失P1, P3と導通損失P2とがあり、そのス イッチング損失には、スイッチング素子Q₁~Q₄のター ンオン時に生じるターンオンスイッチング損失Pュと、 スイッチング素子Q1~Q4のターンオフ時に生じるター ンオフスイッチング損失アっとがある。スイッチング損 失は、スイッチング素子Q₁~Q₄がオンからオフ及びオ フからオンに変化する短時間の過渡状態において、ドレ イン電流 I aが流れながらドレインーソース間電圧 V as が印加されることで発生する。一方、導通損失P2は、 スイッチング素子Q₁~Q₄のオン時に生じ、オン抵抗と ドレイン電流による抵抗損である。

【0007】なお、スイッチング損失については、誘導 性負荷(遅れ負荷)の場合、ターンオフスイッチング損 失P₃の方がターンオンスイッチング損失P₁よりも大き いのが一般的であり、ターンオンスイッチング損失P」 は、回路定数の設定によっては発生しない場合もある。 【0008】このDC-DCコンバータを小型化しよう とする場合、スイッチング周波数を高周波化すれば、ト ランスTrの小型化が図れることから、スイッチング周 波数の高周波化は有効な手段である。しかしながら、ス イッチング周波数が高くなると、そのスイッチング周波 数に比例するスイッチング損失も増加することになり、 スイッチング損失を低減するためには、スイッチング周

【0009】一方、スイッチング素子Q₁~Q₄にMOS -FETを使用した場合、そのMOS-FETは、バイ ポーラトランジスタやIGBTに比べてターンオンやタ ーンオフが速く高速スイッチングが可能であるが、高耐 圧のものであってもオン電圧があまり増加しないバイポ ーラトランジスタやIGBTと比較して、MOS-FE Tのオン抵抗は素子耐圧の2.5乗に比例して増大する という特性を持っている。このMOS-FETの導通損 失は、オン抵抗とドレイン電流によって決まる抵抗損で 出力を整流回路2により整流すると共にLC平滑回路3 50 あることから、そのオン抵抗が素子耐圧の2.5 乗に比

例して増大するという特性により高耐圧のMOS-FE Tを使用することは、導通損失の指数関数的な増加を招来し、DC-DCコンバータの効率を低下させる原因と なっている。

【0010】そこで、本発明は前記問題点に鑑みて提案されたもので、その目的とするところは、スイッチング損失の低減化を図り、スイッチング素子にMOS-FETを使用した場合、オン抵抗が低い低耐圧のMOS-FETの使用を可能とするDC-DCコンバータを提供することにある。

[0011]

【課題を解決するための手段】前記目的を達成するための技術的手段として、請求項1の発明は、直流電源の電源電圧を交流に変換する変換回路部の出力側にトランスを介して整流回路部を設けたDC-DCコンバータにおいて、二対のスイッチング素子をフルブリッジ構成で接続した変換回路部を前記直流電源に対してn群設け、それら各変換回路部とトランスとの間に直列コンデンサを挿入接続し、各変換回路部で対をなすスイッチング素子のうち、一方のスイッチング素子に対して他方のスイッチング素子のスイッチング者で対して他方のスイックをサング素子のスイッチング位相を1/3 n周期ずらすと共に、前記各変換回路部間で対応するスイッチング素子のスイッチング位相を1/2 n周期ずらすことを特徴とする。

【0012】請求項1の発明では、n群の変換回路部に おいて、各変換回路部で対をなすスイッチング素子のう ち、一方のスイッチング素子に対して他方のスイッチン グ素子のスイッチング位相を 1/3 n周期ずらすと共 に、前記各変換回路部間で対応するスイッチング素子の スイッチング位相を1/2 n周期ずらすことにより、転 30 流によりスイッチング素子にスイッチング電流が流れな がらスイッチング電圧が印加される状態がなくなるので スイッチング損失が発生することはない。また、変換回 路部とトランスとの間に直列コンデンサを挿入接続した ことにより、変換回路部の出力電圧の平坦部にドループ (傾き)をつけ、立ち上がり部分の高い電圧波形とする ことで、転流タイミング時の前後で電圧差を大きくして 転流動作を確実に行う。なお、この請求項1の発明は、 スイッチング素子として、MOS-FET以外に、バイ ポーラトランジスタやIGBTにも適用可能である。 【0013】請求項2の発明は、前記スイッチング素子 をMOS-FETとし、n群の変換回路部を直流電源に 対して直列に接続したことを特徴とする。この発明で は、変換回路部の各MOS-FETにかかる電圧を直流 電源の電源電圧の1/nに低減することができ、これに よって、スイッチング素子に使用するMOS-FETの 耐圧も1/nに低減することができ、この耐圧の2.5 乗に比例して増大するオン抵抗による導通損失を抑制す

【0014】請求項3の発明は、前記各変換回路部で対 50 タイミングチャートで示すように一方の変換回路部11

ることができる。

4

をなすスイッチング素子のうち、一方のスイッチング素子をコンデンサに置き換えることにより各変換回路部をハーフブリッジ構成としたことを特徴とする。この請求項3の発明では、各変換回路部間で対応するスイッチング素子のスイッチング位相を1/2n周期ずらすことにより、各変換回路部で対をなすスイッチング素子のうちのいずれか一方のスイッチング素子を転流のトリガとしていることから、各変換回路部で対をなすスイッチング素子のうちのいずれか一方のスイッチング素子のみでハーフブリッジ構成が可能となる。

【0015】なお、請求項4に記載したように、前記n 群の変換回路部を直流電源に対して並列に接続した構成 とすることも可能である。

[0016]

【発明の実施の形態】本発明に係るDC-DCコンバータの実施形態を以下に詳述する。図1は本発明の実施形態におけるDC-DCコンバータの回路図、図2はそのDC-DCコンバータの各スイッチング素子 $Q_1 \sim Q_8$ をオンオフさせるゲート信号Gのタイミングチャート、図3は整流回路部21,22の出力電圧 V_1 , V_2 、トランス Tr_1 , Tr_2 の一次側電圧、各スイッチング素子 $Q_1 \sim Q_8$ のドレインーソース間電圧 V_4 。およびドレイン電流 I_4 の波形図である。

【0017】この実施形態のDC-DCコンバータは、 二対のスイッチング素子Q1, Q4とQ2, Qsおよび Q₅, Q₈とQ₈, Q₇ (例えば、MOS-FET、バイポ ーラトランジスタやIGBT) をフルブリッジ構成で接 続したn群、例えば二群の変換回路部11,12と、そ の変換回路部11,12の出力側に接続された二つのト ランス Tr_1 , Tr_2 と、そのトランス Tr_1 , Tr_2 の二 次側出力に接続され、二対のダイオードD1, D4と D₂, D₃およびD₅, D₈とD₆, D₇からなる二群の整流 回路21,22と、その整流回路21,22の出力側に 共通して接続されたLC平滑回路33とで構成されてい る。このDC-DCコンバータにおいて、二群の変換回 路部11、12は直流電源Eに対して直列に接続されて いる。また、各変換回路部11,12の出力側とトラン スT г1, T r2の一次側との間には直列コンデンサ C_1 , C_2 が挿入接続されている。

【0018】このDC-DCコンバータでは、図2のタイミングチャートで示すように変換回路部11,12のスイッチング素子Q₁,Q₄とQ₂,Q₃およびQ₅,Q₈とQ₆,Q₇を交互にオンオフさせて交流波形出力を得る。この変換回路部11,12の交流波形出力をトランスTr₁,Tr₂により変成し、そのトランスTr₁,Tr₂の二次側出力を整流回路21,22により整流すると共にLC平滑回路33により平滑することにより、所望の直流電圧を生成する。

【0019】二群の変換回路部11,12では、図2の タイミングチャートで示すように一方の変換回路部11

で対をなすスイッチング素子Q1,Q4のうち、一方のス イッチング素子Qュ (スイッチング素子Q₂はスイッチン グ素子Q1の反転) に対して他方のスイッチング素子Q4 (スイッチング素子Q₃はスイッチング素子Q₄の反転) のスイッチング位相を1/3n周期、例えば1/6周期 遅らせる。また、変換回路部11と12間で対応するス イッチング素子Q1,Q5について、他方の変換回路部1 2のスイッチング素子Q₆ (スイッチング素子Q₆はスイッチング素子Q₅の反転)のスイッチング位相をスイッ チング素子Q1に対して1/2n周期、例えば1/4周 期遅らせる。さらに、他方の変換回路部12で対をなす スイッチング素子Q₅、Q₅のうち、一方のスイッチング 素子Q_δに対して他方のスイッチング素子Q₈(スイッチ ング素子Q7はスイッチング素子Q8の反転)のスイッチ ング位相を1/6周期遅らせる。

【0020】前記変換回路部11,12のスイッチング 素子Q1~Q4, Q5~Q8は、図3に示すようなドレイン -ソース間電圧 V as およびドレイン電流 I aでもってス イッチング動作する(図4の表参照)。ここで、図4の 表は、各スイッチング素子 $Q_1 \sim Q_4$, $Q_5 \sim Q_8$ の電流値 20 の変化・推移を示す。負荷に一定電力を供給、つまり定 電圧出力のもとで一定電流を供給するため、スイッチン グ素子 $Q_1 \sim Q_4$, $Q_5 \sim Q_8$ からの出力電流の合計は、い ずれのタイミングにおいても電流値1puとなる。すな わち、いずれかのタイミングで一方の変換回路部11の スイッチング素子Q1~Q4からの出力電流が0→1pu に変化していれば、他方の変換回路部12のスイッチン グ素子Q₅~Q₅からの出力電流は1→0puに変化して いる。また、別のタイミングで一方の変換回路部11の スイッチング素子Q₁~Q₄からの出力電流が1puであ れば、他方の変換回路部12のスイッチング素子Qェ~ Q₈からの出力電流は0puである。

【0021】なお、区間 t₁~ t₀は、0< t₁≦1/4 T, $0 \le t_2 < 1/4 \cdot T$, $0 < t_3 \le 1/4 \cdot T$, $0 < t_3 \le 1/4 \cdot T$ $\leq t_{4} < 1/4 \cdot T, 0 < t_{5} \leq 1/4 \cdot T, 0 \leq t_{6} <$ $1/4 \cdot T$, $0 < t_7 \le 1/4 \cdot T$, $0 \le t_8 < 1/4 \cdot$ Tの条件の範囲内で自由に変更可能である。この8つの 条件はor条件であるが、t₁+t₂+t₃+t₄+t₅+ t₆+t₇+t₈=Tを満たすことが必要である。電流が 増減する区間 t1, t3, t5, t7は回路定数により波形 が異なるので、実際上、スイッチング損失が発生しない 範囲に限られる。

【0022】各スイッチング素子Q1~Q4, Q5~Q8の スイッチング動作により、トランスTr1, Tr2の一次 側電圧(図3の最上段から二番目)にトランスTrュ, Tr2の変成比をかけてその絶対値をとったもの、つま り、一次側電圧の波形を零点で折り返したもの(図3の 最上段)が、トランスTr₁、Tr₂の二次側電圧を整流 回路部21,22により整流した結果に得られる出力電 圧V₁, V₂となる。この整流回路部21,22の出力電 50

圧V₁, V₂を転流により最も電圧値の高いところでトレ ースすることにより負荷電圧Voutが生成される。この 転流は、図3の矢印で示すタイミングでもって、スイッ チング素子Q₁, Q₄ \rightarrow スイッチング素子Q₅, Q₈ \rightarrow スイ ッチング素子Q₂, Q₃→スイッチング素子Q₀, Q¬→ス イッチング素子Q₁, Q₄の順で繰り返し行われる。

【0023】この変換回路部11,12では、スイッチ ング素子Q1(Q2)に対してスイッチング素子Q 4 (Q3) を1/6周期遅らせたタイミングでオンオフさ 10 せ、また、スイッチング素子Qs(Qe)を前記スイッチ ング素子Q1 (Q2) に対して1/4周期遅らせたタイミ ングでオンオフさせ、さらに、スイッチング索子Q s(Q₇)をスイッチング素子Q₅(Q₆)に対して1/6 周期遅らせたタイミングでオンオフさせる。

【0024】これにより、整流回路部21,22の出力 電圧 V_1 , V_2 は、転流によりスイッチング素子 $Q_1 \sim Q_8$ にドレイン電流 I aが流れながらドレイン-ソース間電 圧Vasが印加される状態がなくなるのでスイッチング損 失が発生することはない。また、転流のタイミングを決 定するのは、転流のトリガとなっているスイッチング素 子Q₃, Q₄, Q¬, Q₀であるが、これらのスイッチング 素子Q $_3$, Q $_4$, Q $_7$, Q $_8$ は、ゲート信号Gが付与されて ターンオンしてもドレイン電流 I aがトランス T r 1, T r₂の漏れリアクタンスのために転流後瞬時にピーク電 流に達するのではなく、電流の立ち上がりが抑制される ことから、ターンオンスイッチング損失が発生すること はない。

【0025】また、変換回路部11,12とトランスT \mathbf{r}_1 , $\mathbf{T}\mathbf{r}_2$ との間に直列コンデンサ \mathbf{C}_1 , \mathbf{C}_2 を挿入接続 したことにより、変換回路部11,12の出力電圧の平 坦部にドループ (傾き) をつけ、立ち上がり部分の高い 電圧波形とすることで、転流タイミング時の前後で電圧 差を大きくして転流動作を確実に行う。さらに、スイッ チング素子 $Q_1 \sim Q_4$, $Q_5 \sim Q_8$ の個体差によるオン抵抗 やスイッチング速度のばらつきによって含まれる直流成 分をカットしてトランスTrュ,Tr₂の直流偏励磁を防 止することも可能である。

【0026】前記構成からなる前記スイッチング素子Q $_{1}\sim Q_{4}$, $Q_{5}\sim Q_{8}$ をMOS-FETとした実施形態にお いては、二群の変換回路部11,12を直流電源Eに対 して直列に接続することにより、スイッチング時におい ても、変換回路部11, 12の各MOS-FETにかか る電圧 (サージ電圧を除く) を直流電源 Eの電源電圧の 1/2に低減することができ、これによって、スイッチ ング素子Q1~Q4、Q5~Q8に使用するMOS-FET の耐圧も、従来例のDC-DCコンバータ (図7参照) と比較して1/2に低減することができ、この耐圧の 2.5乗に比例して増大するオン抵抗による導通損失を 抑制することができる。

【0027】つまり、スイッチング素子Q1~Q4, Q6

 \sim Q_sの耐圧が1/2に低減されれば、そのオン抵抗は、(1/2) $^{2.5}$ %、約20% (80%減) にまで低減されることになる。スイッチングパターンを1パルス/1周期として、各スイッチング素子Q₁ \sim Q₄, Q₅ \sim Q₈の導通損失を以下に求めて比較する。

【0028】従来例のDC-DCコンバータにおいて、スイッチング素子 $Q_1 \sim Q_4$ のオン抵抗を r_1 、ドレイン電流を i_{d1} 、スイッチング周期を t_{sw} とし、スイッチング素子の導通率を50%とすれば、スイッチング素子1pcの1周期(1パルス)あたりの導通損失 P_{loss1} は、 P_{loss1} = $r_1 \times i_{d1}^2 \times t_{sw}$ /2となる。

【0029】これに対して、実施形態のDC-DCコンバータにおいて、スイッチング素子 $Q_1 \sim Q_4$, $Q_5 \sim Q_8$ のオン抵抗を r_2 、ドレイン電流を i_{d_2} 、スイッチング周期を従来例と同様、 t_{sw} とする。この実施形態におけるスイッチングパターン(図2参照)に示すように1周*

【0030】これにより、スイッチング素子1pcの1周期 (1パルス) 当たりの導通損失 P_{10882} は、 P_{10882} = $r_2 \times i_{d2}^2 \times t_{sw}/4$ となる。ここで、 $i_{d2} = 2 \times i_{d1}$ 、 r_2 が r_1 の20%程度であることから r_2/r_1 =0.2であることから、

 $P_{loss2} = (0, 2 \times r_1) \times (2 \times i_{d1})^2 \times t_{sw}/4$ = 0. 4 \times r_1 \times i_{d1}^2 \times t_{sw}/2 = 0. 4 \times P_{loss1}

となる。これは、実施形態の場合の導通損失が、従来例 20 の場合の40% (-60%) に低減されることを示している。これに基づいて、変換回路部11, 12でフルブリッジ接続されたスイッチング素子全ての合計を考えると、従来例の場合、スイッチング素子4pcに対して実施形態の場合、スイッチング素子8pcで構成されていることから、従来例での全てのスイッチング素子(4pc) での導通損失合計を100%とすると、実施形態での全てのスイッチング素子(8pc)での導通損失合計は80% (-20%) となり、20%分の損失が低減される。

【0031】本発明の他の実施形態として、図5に示すように二群の変換回路部11',12'のそれぞれをハーフブリッジ構成とすることが可能である。この二群の変換回路部11',12'において、転流のタイミングを決定するため、転流のトリガとなっているのはスイッチング素子 Q_3 , Q_4 , Q_7 , Q_8 であることから、それら以外のスイッチング素子 Q_1 , Q_2 , Q_5 , Q_6 をコンデンサ C_{11} , C_{12} , C_{21} , C_{22} に置き換えてハーフブリッジ構成とすることが可能である。この実施形態におけるスイッチング素子 Q_3 , Q_4 , Q_7 , Q_8 をスイッチングさせ 40るタイミング(位相)は、フルブリッジ構成の場合と同様である。

【0032】また、他の実施形態として、図6に示すように二群の変換回路部11'',12''を直流電源Eに並列に接続した構成とすることも可能であり、その場合、スイッチング損失の発生を抑止することができる。この実施形態においてもスイッチング素子 $Q_1 \sim Q_4$, $Q_5 \sim Q_8$ をスイッチングさせるタイミング(位相)は、フルブリッジ構成の場合と同様である。

[0033]

【発明の効果】本発明によれば、n群の変換回路部において、各変換回路部で対をなすスイッチング素子のうち、一方のスイッチング素子に対して他方のスイッチング素子のスイッチング位相を1/3n周期ずらすと共に、前記各変換回路部間で対応するスイッチング素子のスイッチング位相を1/2n周期ずらすことにより、転流によりスイッチング素子にスイッチング電流が流れながらスイッチング電圧が印加される状態がなくなるのでスイッチング損失が発生することはない。

【0034】また、前記スイッチング素子をMOS-F0 ETとした場合、n群の変換回路部を直流電源に対して直列に接続したことにより、変換回路部の各MOS-FETにかかる電圧を直流電源の電源電圧の1/nに低減することができ、これによって、スイッチング素子に使用するMOS-FETの耐圧も1/nに低減することができ、この耐圧の2.5乗に比例して増大するオン抵抗による導通損失を抑制することができる。

【0035】従って、スイッチング損失の低減化を図り、スイッチング素子にMOS-FETを使用した場合、オン抵抗が低い低耐圧のMOS-FETの使用を可能とする高効率のDC-DCコンバータを提供することができる。

【図面の簡単な説明】

【図1】本発明の実施形態におけるDC-DCコンバータの回路図である。

【図2】図1のDC-DCコンバータの各スイッチング素子をオンオフさせるゲート信号のタイミングチャートである。

【図3】図1の整流回路部の出力電圧、トランスの一次 側電圧、各スイッチング素子のドレイン-ソース間電圧 50 およびドレイン電流の波形図である。

【図4】図3のトランスの一次側電圧波形の1周期における各スイッチング素子のオンオフ状態を示す表である。

【図5】本発明の他の実施形態で、変換回路部をハーフブリッジ構成したDC-DCコンバータを示す回路図である。

【図6】本発明の他の実施形態で、二群の変換回路部を 直流電源に並列接続したDC-DCコンバータを示す回 路図である。

【図7】DC-DCコンバータの従来例を示す回路図で 10 ある。

【図8】図7のDC-DCコンバータの各スイッチング素子をオンオフさせるゲート信号のタイミングチャートである。

【図9】図7の各スイッチング素子のドレインーソース 間電圧およびドレイン電流の波形図である。

【図10】(a)は図9に示すスイッチング素子のドレイン-ソース間電圧及びドレイン電流の各波形を示す模式図、(b)はターンオン時とターンオフ時のスイッチング損失および導通損失を示す模式図である。

【符号の説明】

11,12 変換回路部

21,22 整流回路部


0 C₁, C₂ 直列コンデンサ

E 直流電源

Tr₁, Tr₂ トランス

 $Q_1 \sim Q_4$, $Q_5 \sim Q_8$ スイッチング素子

【図1】





【図4】


	1周期 [T]												
	1/4周期 Ti [1/4・T]		1/4周期 Tx [1/4・T]		1/4周期 T3 [1/4·T]		1/4周期 T4 [1/4·T]						
	tı	ta	ta	tı	ts	ts	tr	ts					
Q1,Q4	0-1	1→1	1+1	0+0	0+0	0-0	0→0	0-0					
£Q, 19	0-0	0+0	0-0	0+0	0+1	1-+1	1→0	0-0					
aQ, 3Q	0-0	0-→0	0→1	1 1	1→0	0→0	0-0	0-0					
Qs,Qr	1→0	0-0	0→0	0+0	0-0	0->0	0-1	1-+1					

注: 0→j は 電液がゼロからlp.u.まで変化することを示す。 1→j は 電流lp.u.で維持されていることを示す。

1→0 は 電流1p.u.からゼロまで変化することを示す。








(a)

【図9】



[図10]

